第一部分将重点介绍有关 PLL 的基本概念，同时描述基本 PLL 架构和工作原理，另外，我们还将举例说明 PLL 在通信系统 中的用途。最后，我们将展示一种运用 ADF4111 频率合成器 和 VCO190-902T 电压控制振荡器的实用 PLL 电路。
在第二部分中，我们将详细考察与 PLL 相关的关键技术规 格：相位噪声、参考杂散和输出漏电流。导致这些因素的原 因是什么，如何将其影响降至最低？它们对系统性能有何 影响？
最后一部分将详细描述构成 PLL 频率合成器的各个模块以及 ADI 频率合成器的架构。同时还将简要总结目前市场上有售 的频率合成器和 VCO，同时列出 ADI 的现有产品。
PLL 基本原理
锁相环是一种反馈系统，其中电压控制振荡器和相位比较器 相互连接，使得振荡器频率(相位)可以准确跟踪施加的频率 或相位调制信号的频率。锁相环可用来从固定的低频信号生 成稳定的输出频率信号。首批锁相环由法国工程师 de Bellescize 在 20 世纪 30 年代初实现。然而，直到 20 世纪 60 年代中期，集 成式 PLL 成为一种成本相对较低的元件之后，锁相环才得到 市场的广泛认可。
一般而言，可以把锁相环分析为一种带一个正向增益项和一 个反馈项的负反馈系统。
基于电压的负反馈系统的简单框图如图 1 所示。
图 1. 标准负反馈控制系统模型。
在锁相环中，来自相位比较器的误差信号为输入频率或相位 与反馈信号频率或相位之差。稳态下，系统会强制使频率或 相位误差信号归零。其适用负反馈系统的一般公式。
正向增益= G(s), [s = jw = j2pf]
环路增益= G(s) ´ H(s)
闭环增益= G(s) / 1 + [G(s)H(s)]
受环路中积分的影响，在低频下，稳态增益 G(s)较高且
VO / VI , 闭环增益 = 1 / H
PLL 中会增大环路增益的元件包括：
鉴相器(PD)和电荷泵(CP)。
环路滤波器，其传递函数为 Z(s)
电压控制振荡器(VCO)，其灵敏度为 KV/s
反馈分频器，1/N
图 2. 基本锁相环模型。
如果将一个线性元件(如四象限乘法器)用作鉴相器并且环路 滤波器和 VCO 也为模拟元件，则将其称为模拟或线性 PLL (LPLL)。
如果使用的是数字鉴相器(EXOR 栅极或 J-K 触发器)并且所有 其他元件保持不变，则系统称为数字 PLL (DPLL)。
如果 PLL 完全用数字模块构建而成，不带任何无源元件或线 性元件，则称为全数字 PLL (ADPLL)。
最后，有了数字化的信息，再加上足够快的处理能力，也可 以在软件域开发 PLL。PLL 功能由软件执行并在 DSP 上运行。 这称为软件 PLL (SPLL)。
根据图 2，当系统使用 PLL 来生成高于输入的频率时，VCO 会 以角频率 D 振荡。该频率 / 相位信号的一部分会通过分频器以 1/N 的比率回馈到误差检测器。这种经过分频的频率会馈入误 差检测器的一个输入端。本例中，另一路输入为固定参考频 率 / 相位。误差检测器会比较两个输入端的信号。当这两个信 号输入的相位和频率相等时，误差为零，环路则处于“锁 定”条件下。如果我们只看误差信号，则可得到以下等式。
e(s) = FREF - FO / N
当 e(s) = 0,
FO / N = FREF
因此
FO = N FREF
在商用 PLL 中，鉴相器和电荷泵共同构成误差检测器模块。 当 FO ¹ N FREF 时，误差检测器将向低通环路滤波器输出源 / 吸电 流脉冲。这会使电流脉冲稳定转换为电压，用以驱动 VCO。 然后，VCO 频率会根据需要以 KV DV 的幅度增减，其中， KV 为 VCO 灵敏度(单位：MHz/V)，V 为 VCO 输入电压的变化。 这一过程会持续进行，直到 e(s)变为零为止，届时环路将锁 定。可见，电荷泵和 VCO 充当一个积分器，用于将其输出频 率增加或减小至所需值，以(从鉴相器)将其输入恢复至零。
图 3. VCO 传递函数。
简单而言，PLL 的总传递函数(CLG 或闭环增益)可以用上面给 出的负反馈系统的 CLG 表达式来表示。
FO / FREF = 正向增益 / [1 + 环路增益]
正向增益, G = KD KV Z(s) / s
环路增益, G H = KD KV Z(s) / Ns
当 GH 远远大于 1 时，我们可以说，PLL 系统的闭环传递函数 为 N，因此，
FOUT = N ´ FREF
环路滤波器属于低通类滤波器，一般有一个极点和一个零 点。环路的瞬态响应取决于：
极点 / 零点的幅度，
电荷泵幅度，
VCO 灵敏度，
反馈因子 N。
在设计环路滤波器时，必须考虑所有上述因素。此外，设计 滤波器时必须以稳定为第一要务(通常建议使相位裕量达 /4)。响应的 3-dB 截止频率通常称为环路带宽 BW。大环路带 宽会导致超快的瞬态响应。然而，这种结果并非始终都有 利，因为，就如我们将在第二部分看到的那样，快瞬态响应 与参考杂散衰减之间存在权衡问题。
PLL 在频率上调中的应用
利用锁相环，可以从低频基准电压源产生稳定的高频。要求 稳定高频调谐的任何系统都可以从 PLL 技术中受益。这些应 用示例包括无线基站、无线手机、寻呼机、闭路电路系统、 时钟恢复和时钟生成系统。GSM 手机或基站就是 PLL 应用的 一个很好的例子。图 4 显示了 GSM 基站的接收部分。
图 4. GSM 基站接收器的信号链。
在 GSM 系统中，有 124 个宽度为 200-kHz 的 RF 频段通道(每个通 道 8 个用户)。占用的总带宽为 24.8 MHz，必须对这些带宽扫描 以检查活动状况。手机的发射(Tx)范围为 880 MHz 至 915 MHz， 接收(Rx)范围为 925 MHz 至 960 MHz。相反，基站的 Tx 范围为 925 MHz 至 960 MHz，Rx 范围为 880 MHz 至 915 MHz。对于本 例，我们只考虑基站发射和接收部分。GSM900 和 DCS1800 基 站系统的频段如表 1 所示。表 2 展示的是表 1 所列频段范围内的 载波频率的通道编号(RF 通道)。Fl(n)为 RF 通道低频段(Rx)的 中心频率，Fu(n)为高频段(Tx)的对应频率。
表 1. GSM900 和 DCS1800 基站系统的频段 表 2.
表 2. GSM900 和 DCS1800 基站系统的通道编号
对 900-MHz RF 输入滤波、放大并施加到第一级混频器。另一 个混频器输入端用调谐本振(LO)驱动。本振必须对输入频率 范围扫描，以检查任何通道上的活动状况。实际上，LO 是运 用前面已经描述过的 PLL 技术来实现的。如果第一中频(IF) 级的中心位于 240 MHz，则 LO 的频率范围必须为 640 MHz 至 675 MHz，才能覆盖 RF 输入频段。当选择 200-kHz 的参考频率 时，可以按 200 kHz 的步长，在整个频率范围内对 VCO 输出排 序。例如，如果需要 650 MHz 的输出频率，则 N 的值为 3250。 该 650-MHz 的 LO 会有效地检查 890-MHz RF 通道(FRF - FLO = FIF 或 FRF = FLO + FIF)。当 N 增至 3251 时，LO 频率为 650.2 MHz，检 查的 RF 通道为 890.2 MHz。如图 5 所示。
图 5. GSM 基站接收器的测试频率。
值得注意的是，除了可调谐 RF LO 以外，接收器部分也采用了 固定 IF(在所示例子中为 240 MHz)。尽管该 IF 并不需要频率调 谐，但仍然采用了 PLL 技术。其原因在于，运用稳定的系统 参考频率来产生高频 IF 信号不失为一种经济的方式。多家频 率合成器制造商已经意识到这一事实，推出了双版本器件： 一个版本支持较高 RF 频率(>800 MHz)，另一个版本支持较低 IF 频率(500 MHz 或以下)。
在 GSM 系统的发射端也存在类似的要求。然而，更常见的做 法是直接从基带上变频为发射部分的最终 RF；这意味着，基 站的典型 TX VCO 的范围为 925 MHz 至 960 MHz(发射部分的 RF 频段)。
电路示例
图 6 显示了 GSM 手机发射部分本振的实际实现方式。我们假 设，基带直接上变频为 RF。该电路采用了来自 ADI 的新型 ADF4111 PLL 频率合成器，以及来自 Vari-L 公司的 VCO190-902T 电压控制振荡器(http://www.vari-L.com/)。
图 6. GSM 手机的发射器本振。
参考输入信号施加于电路的 FREFIN，其端接电阻为 50 。在 GSM 系统中，该参考输入频率的典型值为 13 MHz。为了使通 道间距为 200 kHz(GSM 标准)，必须运用 ADF4111 的片内参考分 频器，将参考输入除以 65。
ADF4111 是一款整数 N PLL 频率合成器，最高支持 1.2 GHz 的 RF 工作频率。在该整数 N 型频率合成器中，可以按离散整数 步长，在 96 至 262,000 范围内对 N 编程。对于手机发射器，如 果所需输出范围为 880 MHz 至 915 MHz，并且内部参考频率为 200 kHz，则所需 N 值的范围为 4400 至 4575。
ADF4111 的电荷泵输出(引脚 2)驱动环路滤波器。基本而言， 该滤波器(图 2 中的 Z(s))是一款一阶滞后 - 超前型滤波器。在计 算环路滤波器元件值时，需要考虑多个事项。在本例中，环路滤波器的设计宗旨是使系统的整体相位裕量 为 45 度。其他 PLL 系统技术规格如下：
KD = 5 mA
KV = 8.66 MHz/V
环路带宽= 12 kHz
FREF = 200 kHz
N = 4500
额外参考杂散衰减= 10 dB
所有这些技术规格都需要用来计算环路滤波器元件值，如图 6 所示。
环路滤波器输出驱动 VCO，然后馈入 PLL 频率合成器的 RF 输 入端，同时驱动 RF 输出通道。用一个带 18 电阻的 T 型电路配 置在 ADF4111 的 VCO 输出、RF 输出和 RFIN 引脚之间提供 50 匹配。
在 PLL 系统中，知道系统何时锁定十分重要。在图 6 中，这是 通过利用 ADF4111 的 MUXOUT 信号来实现的。可设置 MUXOUT 引脚来监控频率合成器中的各种内部信号。其中之 一是 LD 或锁定检测信号。举例来说，当选用 MUXOUT 以选 择锁定检测时，就可以在系统中用 MUXOUT 来触发个输出功 率放大器。
ADF4111 用一个简单的 4 级串行接口来与系统控制器通信。参 考计数器、N 计数器和各种其他片内功能都是通过该接口进 行编程的。
结论
在本系列的第一部分中，我们借助一些简单的框图和等式， 介绍了 PLL 的基本概念。我们还展示了一个典型的例中，说 明了 PLL 结构的用武之地，并详细描述了一种实际实现方法。
在下一部分中, 我们将进一步探讨对 PLL 至关重要的技术规 格，并讨论它们对系统的意义。
TX RX
P-GSM900 935 to 960MHz 890 to 915MHz
DCS1800 1805 to 1880MHz 1710 to 1785MHz
E-GSM900 925 to 960MHz 880 to 915MHz
参考电路
Mini-Circuits 公司， "VCO 设计师手册", 1996.
L.W. Couch, "数字与模拟通信系统" Macmillan Publishing Company, New York, 1990.
P. Vizmuller, "RF 设计指南", Artech House, 1995.
R.L. Best, "锁相环：设计、仿真与应用"，第 3 版， McGraw Hill, 1997.
|
